做MCU硬件開(kāi)發(fā)的時(shí)候，MCU意外復(fù)位或死機(jī)、程序跑飛、時(shí)鐘錯(cuò)亂等，有部分原因是時(shí)去耦電容問(wèn)題導(dǎo)致的。下面英銳恩單片機(jī)開(kāi)發(fā)工程師分享了幾個(gè)去耦電容的使用經(jīng)驗(yàn)。

一、為什么需要去耦電容？

MCU在工作時(shí)，內(nèi)部電路（如CPU核心、外設(shè)、IO口）會(huì)頻繁開(kāi)關(guān)。每次開(kāi)關(guān)瞬間，會(huì)產(chǎn)生一個(gè)很大的瞬時(shí)電流。如果電源線上沒(méi)有就近、快速響應(yīng)的“能量倉(cāng)庫(kù)”，就會(huì)導(dǎo)致供電電壓瞬間跌落或產(chǎn)生振鈴（電壓波動(dòng)）。

后果可能包括：

MCU意外復(fù)位或死機(jī)；
程序跑飛、時(shí)鐘錯(cuò)亂；
高頻噪聲通過(guò)電源網(wǎng)絡(luò)干擾其他敏感電路，造成通信錯(cuò)誤（如串口、I2C數(shù)據(jù)出錯(cuò)）或模擬信號(hào)失真（如ADC讀數(shù)不準(zhǔn)）。

根本原因在于：電源線路本身存在寄生電感和電阻，瞬時(shí)電流變化會(huì)在上面產(chǎn)生電壓降和振蕩。

二、常見(jiàn)問(wèn)題現(xiàn)象

如果你的系統(tǒng)出現(xiàn)以下情況，可以考慮去耦電容是否沒(méi)做好：

MCU 毫無(wú)規(guī)律地復(fù)位或死機(jī)，尤其是上電不穩(wěn)定；
串口、I2C、SPI等通信隨機(jī)出錯(cuò)或丟數(shù)據(jù)；
PWM輸出不穩(wěn)定、ADC讀數(shù)噪聲大；
上電或掉電時(shí)容易異常復(fù)位；
問(wèn)題只在接上外設(shè)或負(fù)載工作時(shí)才出現(xiàn)，說(shuō)明與瞬時(shí)電流有關(guān)。

三、如何快速判斷是不是去耦問(wèn)題？

用示波器測(cè)電源：在MCU的VCC引腳附近（越近越好），用示波器觀察電壓波形。重點(diǎn)看：有沒(méi)有瞬間的電壓跌落或振鈴？
技巧：使用探頭的地線彈簧（而不是長(zhǎng)接地夾），減少測(cè)量回路面積，避免引入假噪聲。

檢查PCB布局：

去耦電容是否真的緊靠MCU的電源引腳？
電容到引腳和到地平面的路徑是否足夠短、足夠粗？
試試臨時(shí)加強(qiáng)去耦：在懷疑的MCU電源引腳旁邊，臨時(shí)并聯(lián)焊接一個(gè)0.1μF的貼片電容，看問(wèn)題是否消失。這是最直接的驗(yàn)證方法。
觀察問(wèn)題規(guī)律：?jiǎn)栴}是否在負(fù)載變大、外設(shè)高速工作或特定代碼運(yùn)行時(shí)更明顯？如果是，很可能是電源瞬態(tài)響應(yīng)不足。

四、解決辦法

1. 基本去耦配置（標(biāo)準(zhǔn)做法）

高頻去耦（緊靠引腳）：每個(gè)MCU的VDD/VSS電源引腳旁，放置一個(gè)0.1μF（100nF）的MLCC（貼片陶瓷電容）。電容到引腳的走線越短越好（理想情況≤1–2 mm）。
中頻緩沖（放在電源區(qū)域附近）：在每組電源引腳附近，額外放置一個(gè)1μF–10μF的陶瓷電容，應(yīng)對(duì)稍長(zhǎng)時(shí)間的電流需求。
電源入口儲(chǔ)能（板級(jí)）：在電源進(jìn)入板卡的位置（如穩(wěn)壓器輸出端），放置一個(gè)10μF–100μF的大容量電容（可用陶瓷、固態(tài)或鋁電解電容），應(yīng)對(duì)緩慢的電壓變化和較大的能量需求。

2. 電容的選擇與搭配

多容量并聯(lián)：將0.1μF、1μF、10μF等不同容值的陶瓷電容并聯(lián)使用，可以覆蓋更寬的頻率范圍，有效應(yīng)對(duì)不同速度的電流變化。
注意電容特性：常用的X5R/X7R材質(zhì)MLCC，其實(shí)際電容值會(huì)隨所加直流電壓的升高而下降，選型時(shí)要留有余量。
優(yōu)選MLCC：多層陶瓷電容（MLCC）體積小、ESR/ESL（寄生參數(shù)）低，是去耦的首選。封裝越?。ㄈ?402、0201），通常高頻特性越好。

3. PCB布局關(guān)鍵點(diǎn)（最容易出錯(cuò)?。?br/>
就近原則：0.1μF電容必須緊貼MCU電源引腳擺放。
低阻抗回流：電容的接地端要用過(guò)孔（via）短而直接地連接到地平面，最好使用多個(gè)過(guò)孔，減小回流路徑阻抗和面積。
使用完整電源/地平面：盡量為VCC和GND提供完整的平面，避免使用長(zhǎng)而細(xì)的走線供電。
避免干擾：電源引腳到去耦電容的路徑上，不要穿過(guò)其他信號(hào)線。

4. 如果問(wèn)題依舊

在電源入口串聯(lián)磁珠（ferrite bead）或小電阻，配合本地去耦，隔離噪聲。
為高速外設(shè)的電源單獨(dú)增加去耦。
針對(duì)極高頻率的噪聲，可在引腳旁并聯(lián)更小容值的電容（如100pF–1nF）。
檢查穩(wěn)壓器（LDO等）的輸出電容是否按數(shù)據(jù)手冊(cè)要求配置，防止其自身振蕩。

五、典型配置示例

每個(gè)VDD引腳：1個(gè) 0.1μF MLCC（0402封裝，緊貼引腳）；
每組電源：1個(gè) 1μF - 4.7μF MLCC（放在該組引腳附近）；
板級(jí)電源入口：1個(gè) 10μF - 100μF 的電容（陶瓷或固態(tài)）；
可選（針對(duì)高頻噪聲）：在0.1μF電容旁并聯(lián)1個(gè)1nF或10nF的MLCC。

六、測(cè)量與驗(yàn)證技巧

正確測(cè)量：務(wù)必使用示波器探頭的接地彈簧，否則看到的振鈴可能是測(cè)量方式引入的假象。
模擬真實(shí)負(fù)載：測(cè)試時(shí)，讓MCU運(yùn)行高負(fù)載任務(wù)（如所有外設(shè)全開(kāi)、滿頻運(yùn)行），觀察最壞情況下的電源波形。
驗(yàn)證效果：加強(qiáng)去耦后問(wèn)題消失，說(shuō)明判斷正確。若未改善，需排查地線、時(shí)鐘、復(fù)位或EMC等其他問(wèn)題。

七、現(xiàn)場(chǎng)快速修復(fù)

在出問(wèn)題的MCU電源引腳旁，臨時(shí)用短線并聯(lián)焊接一個(gè)0.1μF和一個(gè)10μF的陶瓷電容，很多穩(wěn)定性問(wèn)題能立刻改善。
檢查穩(wěn)壓器輸出電容，可嘗試并聯(lián)一個(gè)更大容量（如47μF）的電容。
將大電流負(fù)載（如電機(jī)、LED燈組）與MCU的供電路徑分開(kāi)。

八、常見(jiàn)誤區(qū)提醒

誤區(qū)1：“電容容量越大越好”。大電容通常高頻響應(yīng)差，需要與小電容配合使用。且MLCC有電壓效應(yīng)，標(biāo)稱值不等于工作時(shí)的實(shí)際值。
誤區(qū)2：“只在板子電源入口放一個(gè)大電容就夠了”。高頻電流需要就近提供，距離太遠(yuǎn)，寄生電感會(huì)讓去耦效果大打折扣。
誤區(qū)3：忽視示波器探頭的正確接地方法，導(dǎo)致誤判電源質(zhì)量。

以上就是英銳恩單片機(jī)開(kāi)發(fā)工程師分享的MCU不穩(wěn)定的原因可能是去耦電容設(shè)置不當(dāng)。英銳恩專注單片機(jī)應(yīng)用方案設(shè)計(jì)與開(kāi)發(fā)，提供8位單片機(jī)、32位單片機(jī)。